131 1300 0010
串?dāng)_（Crosstalk）
串?dāng)_是信號(hào)在傳輸線上傳播時(shí)，由于電磁耦合而在相鄰的傳輸線上產(chǎn)生不期望的電壓和電流噪聲，信號(hào)線的邊緣場(chǎng)效應(yīng)是導(dǎo)致串?dāng)_產(chǎn)生的根本原因。
信號(hào)沿傳輸線傳播時(shí)，在信號(hào)路徑與返回路徑將產(chǎn)生電力線與磁力線匝，電磁場(chǎng)會(huì)延伸到周圍的空間，這些延伸出去的場(chǎng)稱為邊緣場(chǎng)。
靜態(tài)網(wǎng)絡(luò)靠近干擾源一端的串?dāng)_稱為近端串?dāng)_（后向串?dāng)_），遠(yuǎn)離干擾源一端的串?dāng)_稱為遠(yuǎn)端串?dāng)_（前向串?dāng)_）。根據(jù)串?dāng)_產(chǎn)生的原因不同將串?dāng)_分為：容性耦合串?dāng)_與感性耦合串?dāng)_。
一、容性耦合串?dāng)_：
〝容性耦合〞是當(dāng)干擾線上有信號(hào)傳輸時(shí)，由于信號(hào)邊沿電壓的變化，在信號(hào)邊沿附近的區(qū)域，干擾線上的分布電容會(huì)感應(yīng)出時(shí)變的電場(chǎng)，而受害線處于這個(gè)電場(chǎng)里面，所以變化的電場(chǎng)會(huì)在受害線上產(chǎn)生感應(yīng)電流。
二、感性耦合串?dāng)_：
〝感性耦合〞當(dāng)信號(hào)在干擾線上傳播時(shí)，由于信號(hào)電流的變化，在信號(hào)躍變的附近區(qū)域，通過(guò)分布電感的作用將產(chǎn)生時(shí)變的磁場(chǎng)，變化的磁場(chǎng)在受害線上將感應(yīng)出噪聲電壓，進(jìn)而形成感性耦合電流，并分別向近端和遠(yuǎn)端傳播。
三、容性耦合與感性耦合的混合效應(yīng)：
由于電流流向與遠(yuǎn)端容性耦合的電流方向是反向的，所以到達(dá)受害線遠(yuǎn)端的耦合電流是兩者之差。一般在完整的參考地平面上，容性耦合與感性耦合產(chǎn)生的串?dāng)_電壓大小相等，因此遠(yuǎn)端串?dāng)_的總噪聲因?yàn)槿菪择詈吓c感性耦合產(chǎn)生電流極性相反，而磁場(chǎng)互相抵消。
對(duì)于帶狀線更能夠顯示兩者之間很好的平衡，其遠(yuǎn)端耦合系數(shù)極小，而對(duì)于微帶線，由于與串?dāng)_相關(guān)的電場(chǎng)大部分是穿過(guò)空氣，而不是其它的絕緣材料，因此容性耦合比感性耦合小，導(dǎo)致其遠(yuǎn)端串?dāng)_是個(gè)負(fù)數(shù)。
四、影響串?dāng)_大小的因素：
4.1、耦合長(zhǎng)度對(duì)串?dāng)_的影響：
對(duì)于遠(yuǎn)端串?dāng)_峰值與耦合長(zhǎng)度成正比，耦合長(zhǎng)度越長(zhǎng)，串?dāng)_越大；而對(duì)于近端串?dāng)_，當(dāng)耦合長(zhǎng)度小于飽和長(zhǎng)度時(shí)，串?dāng)_將隨耦合長(zhǎng)度增加而增加，但是當(dāng)耦合長(zhǎng)度大于飽和長(zhǎng)度時(shí)，近端串?dāng)_為一個(gè)穩(wěn)定值。
4.2、線間距對(duì)串?dāng)_的影響：
串?dāng)_的大小與線間距成反比，隨著線間距的增大，無(wú)論是近端串?dāng)_還是遠(yuǎn)端串?dāng)_都將減小，當(dāng)線間距≧3倍線寬時(shí)，串?dāng)_已經(jīng)很小了。
4.3、信號(hào)的邊沿翻轉(zhuǎn)速度對(duì)串?dāng)_的影響：
串?dāng)_的大小與信號(hào)的邊沿翻轉(zhuǎn)速度成正比，即信號(hào)的上升沿/下降沿越快（越陡峭），則串?dāng)_越大。信號(hào)的頻率高并意味著上升沿/下降沿越快，同理信號(hào)頻率低也不意味著上升沿/下降沿越慢。
4.4、其它影響串?dāng)_的因素：
串?dāng)_的大小還受介質(zhì)厚度、電流方向、負(fù)載大小等因素影響。
4.5、如何抑制串?dāng)_：
ü加大PCB布線間距。
ü減小PCB布線平行長(zhǎng)度，或者采用垂直交叉布線的方式。
ü減緩信號(hào)上升沿與下降沿。
üPCB布線緊鄰參考地平面或者電源層。
üPCB布線之間增加地線屏蔽，減小串?dāng)_。
ü通過(guò)端接，抑制信號(hào)反射，減小串?dāng)_。
ü降低信號(hào)驅(qū)動(dòng)電流和工作電壓。
ü采用帶狀線抑制串?dāng)_。
ü采用3W PCB布線原則。
ü使用介電常數(shù)較低的疊層。
ü在封裝和接插件中不要共用返回引腳。
ü改變負(fù)載大小。
ü采用差分信號(hào)的布線方式。
